ID do artigo: 000074795 Tipo de conteúdo: Solução de problemas Última revisão: 01/12/2017

Por que os valores de resistência de retificação para cima e para baixo do BSEL/CSEL na planilha de revisão esquemática de dispositivos Cyclone V não combinam com as diretrizes de conexão da família de dispositivos Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Na planilha Cyclone® V de revisão esquemática versão 4.0, ele afirma que os valores de resistores pull-up e pull-down para BSEL/CSEL devem ser de 4,7 kΩ e 10 kΩ, o que contradiz as informações nas Diretrizes de conexão de pinos da família de dispositivos Cyclone® V versão 2.6 que recomenda conectar um pull-up, como 10 kΩ ou resistor pull-down, como 1 kΩ para selecionar os valores selecionados de inicialização desejados. Siga as diretrizes de conexão de pinos. 

 

Resolução

A planilha de revisão esquemática Cyclone® V será atualizada em versão futura para recomendar valores de resistor de 1 kΩ para baixo e 10 kΩ para cima para os pinos BSEL/CSEL.

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Cyclone® V e FPGAs SoC

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.