ID do artigo: 000074802 Tipo de conteúdo: Solução de problemas Última revisão: 20/06/2018

atualização da descrição do pino nPERSTL0 na Cyclone® de conexão de pinos 10 GX para PCIe* Hard IP

Ambiente

    Intel® Quartus® Prime Pro Edition
    ASMI paralelo Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Versão atual: 2017.11.06

Descrição: Conecte este pino conforme definido no software Intel® Quartus® Prime. Este pino é alimentado por uma fonte de 1,8V e deve ser impulsionado por padrões de E/S compatíveis com 1,8V. Conecte o pino PCIe* nPERST a um tradutor de nível para baixar a tensão de 3,3V LVTTL para 1,8V para interface com este pino.

Diretrizes atualizadas:

Descrição: Quando o pino PCIe* nPERTL0 não é usado para fins de configuração, o usuário tem a opção de selecionar o padrão de E/S compatível com 1,2V/ 1,5V/ 1,8V. No entanto, o usuário deve mudar para baixo a tensão LVTTL de 3,3V do pino PCIe* nPERST para o nível de tensão padrão de E/S Cyclone® 10 GX nPERST. Apenas certifique-se de que você adere à restrição do VCCPGM ao VCCIO ao usar pinos de configuração de uso duplo durante a configuração. Por exemplo, se o seu VCCPGM for de 1,8V, seu VCCIO deve ter 1,8V de acordo com o PCG quando os pinos de configuração de uso duplo são usados.

Resolução

As informações estão programadas para serem atualizadas nas Diretrizes de conexão de pinos na versão futura do documento.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Intel® Cyclone® 10 GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.