Problema crítico
Descrição
O DSP Builder gera VHDL ilegal se você ligar o Expose opção de portas de barramento em um bloco FIR que usa coeficientes somente de gravação.
A declaração de entidade VHDL gerada para o bloco FIR tem portas de entrada de barramento, mas sem portas de saída de barramento; o VHDL correspondente a declaração de componentes tem portas de entrada de barramento e saída de barramento. O O bloco simulink também (incorretamente) mostra as portas de saída do barramento.
Resolução
Para resolver este problema, use os coeficientes de leitura/gravação o bloco FIR.
Este problema é corrigido no DSP Builder v12.1.