Devido ao projeto do controlador do sistema no dispositivo MAX® V, a configuração de AS é atrasada por vários segundos após a inicialização do kit de desenvolvimento Cyclone® V GT FPGA.
Esse atraso pode causar um problema se o seu design usar o modo de configuração PCI Express (PCIe) e AS, pois esse atraso pode resultar em não atender ao requisito de tempo de despertação do PCIe.
Para reduzir o atraso da configuração de AS no kit de desenvolvimento Cyclone V GT FPGA, programe o dispositivo MAX V com este Arquivo de objeto do programador (. pof ) arquivo: max5.pof.
Você também pode usar este projeto Quartus® II: max5_CVGT_devkit_AS.zip para o design no dispositivo MAX V.