ID do artigo: 000074825 Tipo de conteúdo: Solução de problemas Última revisão: 21/01/2015

Por que leva vários segundos para que a configuração Active Serial (AS) seja concluída após a inicialização do kit Cyclone V GT FPGA de desenvolvimento?

Ambiente

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido ao projeto do controlador do sistema no dispositivo MAX® V, a configuração de AS é atrasada por vários segundos após a inicialização do kit de desenvolvimento Cyclone® V GT FPGA.

    Esse atraso pode causar um problema se o seu design usar o modo de configuração PCI Express (PCIe) e AS, pois esse atraso pode resultar em não atender ao requisito de tempo de despertação do PCIe.

    Resolução

    Para reduzir o atraso da configuração de AS no kit de desenvolvimento Cyclone V GT FPGA, programe o dispositivo MAX V com este Arquivo de objeto do programador (. pof ) arquivo: max5.pof.

    Você também pode usar este projeto Quartus® II: max5_CVGT_devkit_AS.zip para o design no dispositivo MAX V.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    Dispositivos de configuração de FPGA Intel®
    FPGA Cyclone® V GT
    Dispositivo de configuração de FPGA Intel® EPCQ

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.