Não, a FPGA para ponte do HPS não deve ser redefinida a partir do software. As seguintes correções estão sendo feitas na documentação.
Problema 530449: Manual de referência técnica do sistema do processador Intel Stratix 10 Hard, versão 2018.03.02. Capítulo 12, Gerenciador de Redefinição, Seção 12.3 Sinais de redefinição.
f2s_bridge_rst_n deve ter uma nota de rodapé. Esta nota de rodapé deve indicar: "O software nunca deve redefinir esta ponte. Esta ponte só deve ser redefinida por reset por POR/FRIO/QUENTE."
Problema 543408: Manual de referência de programação do sistema do processador Intel Stratix 10 Hard, versão 2017.11.06. Página 7536, Seção 2.31.10 i_rst_mgr_rstmgr.brgmodrst.fpga2soc.
Mude a descrição do bit 2 "fpga2soc" para o seguinte: "O software nunca deve escrever 0x1 a este bit. O software só pode gravar 0x0 a este bit."
Nenhuma solução alternativa/correção.
Em casos de uso normais, o software deve gravar 0x0 para este bit para tirar essa ponte da redefinição. Se um cliente quiser redefinir esta ponte, o cliente deve usar POR ou COLD, ou sequência de reset WARM.