Devido aos aprimoramentos realizados nos I Intel® Stratix®Ps do cliente de caixa de correio SDM usados por 10 dispositivos em Intel® Quartus® Prime Pro edition versão 19.2, um projeto compilado na versão 19.2 do Prime Pro versão 19.2 do Intel® Quartus® requer o uso do programador ou gerador de arquivos de programação Intel® Quartus® do Intel® Quartus® Prime Pro edition versão 19.2 para gerar o fluxo de bits de programação final.
Isso inclui os seguintes IPs:
· Detecção avançada de SEU Intel® Stratix® 10 FPGA IP
· Chip ID Intel® Stratix® 10 FPGA IP
· Cliente de caixa Intel® Stratix® 10 FPGA IP
· Controlador de reconfiguração parcial Intel® Stratix® 10 FPGA IP
· Controlador de configuração externa de reconfiguração parcial Intel® Stratix® 10 FPGA IP
· Intel® Stratix® 10 clientes de caixa de correio flash serial Intel® FPGA IP
· Sensor de temperatura Intel Intel® Stratix® 10 FPGA IP
· Sensor de tensão Intel® Stratix® 10 FPGA IP
Se qualquer um desses IPs estiver em seu projeto e esse design for compilado com a versão 19.2 do Prime Pro da versão 19.2 do Intel® Quartus® Prime, e o Programador Quartus ou o Gerador de arquivos de programação Intel® Quartus® a partir da versão 19.1 do Prime Pro ou anterior for usado para criar um bitstream de configuração, a mensagem de erro acima será vista.
Para resolver este problema, use Intel® Quartus® programador ou gerador de arquivos de programação a partir do Intel® Quartus® Prime Pro versão 19.2, se o seu projeto contiver qualquer IPs de cliente de caixa de correio SDM e foi compilado na versão 19.2 do Prime Pro Edition de Intel® Quartus®.