ID do artigo: 000074879 Tipo de conteúdo: Solução de problemas Última revisão: 21/10/2020

Por que os padrões de E/S LVCMOS 3.3V ou LVTTL 3.3V não estão disponíveis no Intel® Quartus® Prime Pin Planner ou editor de atribuição para Intel® Stratix® 10 FPGAs 1SG040F35 e 1SX040F35?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.1 e anterior, os padrões de E/S LVCMOS 3.3V ou LVTTL 3.3V não estão disponíveis no Intel® Quartus® Prime Pin Intel® Stratix® Planner ou editor de atribuição para 10 variantes FPGA 1SG040F35 e 1SX040F35.

Resolução

Como solução alternativa, aplique o padrão de E/S LVCMOS 3.0V ou LVTTL 3.0V e conecte o VCCIO a 3,3V.

Este problema é corrigido a partir do software Intel Quartus Prime Pro Edition versão 20.2. Quando esta correção estiver disponível, se estiver usando a workround acima, é recomendável recompilar o design com a configuração padrão de E/S correta.

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.