Apesar das configurações do LVDS SERDES Intel® FPGA IP do usuário, indicando na seção LVDS SERDES IP Core PLL, Tabela 10. Guia de configurações pll:
"Esta opção permite que você acesse todos os clocks disponíveis a partir do PLL e use recursos PLL avançados, como comutação de clock, predefinições de largura de banda, revisão de fase dinâmica e reconfiguração dinâmica."
No entanto, devido a um problema no software Intel® Quartus® Prime Pro Edition versão 19.4, você pode ver a seguinte mensagem de erro:
Erro(18694): o clock de referência no PLL "external_pll|external_pll|altera_iopll_i|c10gx_pll|iopll_inst", que alimenta uma instância de IP Altera LVDS SERDES, não é impulsionado por um pino de clock de referência dedicado do mesmo banco. Use um pino de clock de referência dedicado para garantir atender à especificação da taxa de dados máxima do LVDS SERDES IP.
Este problema é corrigido no software Intel® Quartus® Prime Pro Edition versão 20.1.