ID do artigo: 000074892 Tipo de conteúdo: Solução de problemas Última revisão: 01/01/2015

Por que o analisador lógico SignalTap® II exibe dados incorretos quando o buffer de aquisição está Stratix® blocos de M-RAM II?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O analisador lógico SignalTap II pode exibir dados corrompidos para dispositivos Stratix II quando o buffer de aquisição é implementado em blocos de M-RAM com os softwares Quartus II 4.1, 4.2 e 4.2 SP1 devido a um problema com os M-RAMs Stratix II conforme descrito na folha de errata da família Stratix II FPGA.

     

    Este problema é corrigido no software Quartus II a partir da versão 5.0 porque o buffer de aquisição não é implementado em blocos de M-RAM.

    No software Quartus II versão 4.1, 4.2 e 4.2 SP1, você pode alterar o tipo de RAM para blocos M4K ou M512 no Arquivo SignalTap (.stp) para implementar o buffer de aquisição fora dos blocos de M-RAM.

    Alternativamente, você também pode instalar um patch para o software Quartus II versão 4.2 SP1. Entre em contato Altera® aplicativos para o patch 1.13. O patch 0.13 também está disponível para o software Quartus II versão 4.2, mas Altera recomenda o upgrade para SP1 e, em seguida, obter o patch 1.13.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® II

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.