ID do artigo: 000074893 Tipo de conteúdo: Solução de problemas Última revisão: 31/12/2013

Os registros de deslocamento de loopback serial rever Stratix so de pré-CDR e pós-CDR são escritos apenas em dispositivos transceptor V, Arria V e Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, os deslocamentos PMA de loopback serial rever Stratix®so pré-CDR e pós-CDR são escritos apenas em dispositivos transceptor V, Arria® V e Cyclone® V?

Você deve implementar a lógica personalizada para rastrear o status de loopback serial reverso.

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA Arria® V GZ
FPGA Arria® V GT
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.