ID do artigo: 000074903 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que a reconfiguração pll me dá os resultados errados nas minhas saídas de clock?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição A partir do software Quartus II versão 4.2, o dispositivo pode roteá-los de diferentes clocks de saída PLL contadores do que especificados pelo designer para melhorar o roteamento. Por exemplo, um clock conectado à porta C0 em um projeto pode não estar conectado ao contador C0 (ele pode ser roteado para o contador C2 porque isso pode melhorar a capacidade de roteá-io do projeto). Nesse caso, um arquivo de cadeia de varredura PLL usado para reconfiguração pll pode não atingir o contador correto. O arquivo pode reconfigurar o contador C0 conforme o designer havia planejado, mas o contador C2 é o único conectado ao clock de saída. O clock C2 será reconfigurado com diferentes configurações do que o previsto e, portanto, resultados imprevisíveis podem ocorrer.

Defina a PRESERVE_PLL_COUNTER_ORDER lógica como ON para esse PLL. Como alternativa, o designer pode verificar o uso de PLL no arquivo de relatório de compilação e ajustar o arquivo de cadeia de varredura de reconfiguração para atingir o contadores selecionados pelo Quartus II.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® II

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.