ID do artigo: 000074930 Tipo de conteúdo: Solução de problemas Última revisão: 27/02/2014

Regra C105: o sinal de clock deve ser um sinal global

Ambiente

    Software Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você poderá ver os seguintes avisos ao executar a ferramenta Design Assistant no software Quartus® II em seu projeto de HPS compilado.

Resolução

Regra C105: o sinal de clock deve ser um sinal global ; <hierarchy>|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk

Regra C105: o sinal de clock deve ser um sinal global ; <hierarchy>|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk

Produtos relacionados

Este artigo aplica-se a 6 produtos

FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA Arria® V GT
FPGA SoC Cyclone® V SX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.