ID do artigo: 000074937 Tipo de conteúdo: Solução de problemas Última revisão: 05/09/2019

** Aviso: .. /ip_ad_lvds/altera_lvds_core14_181/sim/ip_ad_lvds_altera_lvds_core14_181_ibrwinq.sv(1): (vlog13233) A unidade de design "ip_ad_lvds_altera_lvds_core14_181_ibrwinq" já existe e será substituída. Sobreposição de uma entidade VHDL...

Ambiente

    Intel® Quartus® Prime Pro Edition
    E/S
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 19.1, você pode ver o seguinte aviso (conforme mostrado abaixo) na GUI ModelSim* ao usar Intel® Stratix® 10 LVDS SERDES IP:

** Aviso: .. /ip_ad_lvds/altera_lvds_core14_181/sim/ip_ad_lvds_altera_lvds_core14_181_ibrwinq.sv(1): (vlog13233) A unidade de design "ip_ad_lvds_altera_lvds_core14_181_ibrwinq" já existe e será substituída. Sobrescrever uma entidade VHDL com um módulo Verilog.

Resolução

Não há solução alternativa para este problema.

Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.