Na versão 19.1 do software Intel® Quartus® Prime Pro Edition,® esta mensagem de erro pode ser vista em designs que visam Intel Stratix 10 dispositivos que incluem uma ou mais instâncias dos SERDES LVDS Intel FPGA IP. Este erro pode ser relatado enquanto as etapas do Analisador de ajuste ou de sincronização estão sendo executadas.
Para resolver este problema, certifique-se de que o IOPLL Intel FPGA IP está listado antes do LVDS SERDES Intel FPGA IP na guia 'Componentes IP' no navegador de projetos Intel Quartus. Como alternativa, você pode ir para Atribuições > configurações... e depois escolher a categoria 'Analisador de sincronização' e re-organizar a ordem dos arquivos IP.
Quando a ordem dos arquivos IP estiver correta, proceda para instalar o seguinte patch para o seu sistema operacional:
- Baixe Intel® Quartus® patch Prime 19.1 Pro Edition 0.19 para Windows (.exe)
- Baixe Intel® Quartus® patch prime 19.1 Pro Edition 0.19 para Linux (.run)
- Baixe o arquivo ReadMe para o patch Intel® Quartus® Prime 19.1 Pro 0.19 (.txt)
Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 19.2.