Por que o TimeQuest Timing Analyzer pode relatar violações de configuração indevidamente?

Descrição Na versão PHY XAUI 10.1 e anterior, durante a análise de tempo de uma função soft XAUI PHY MegaCore®, o TimeQuest Timing Analyzer pode relatar violações de configuração dentro do domínio mgmt_clk_clk e entre o gmt_clk_clk e outro domínio do clock. O timeQuest Timing Analyzer também pode relatar violações de tempo de espera.

Configurações afetadas

Este problema afeta a implementação de IP suave do núcleo XAUI PHY IP em Stratix® dispositivos V.

Status da solução

Este problema é corrigido na função XAUI PHY MegaCore versão 10.1 SP1.

Resolução

A maioria dos caminhos que mostram violações está entre sinais assíncronos e consequentemente são caminhos de temporização falsos. Além disso, como não há relação entre o mgmt_clk_clk e refclk_clk, essas violações de tempo representam caminhos falsos. Para eliminar erros de sincronização desses caminhos falsos, você pode adicionar as seguintes declarações ao seu Arquivo de restrições de design de sinopse (.sdc).

set_false_path -de [get_clocks refclk_clk] -a [get_clocks mgmt_clk_clk]

set_false_path -de [get_clocks mgmt_clk_clk] -a [get_clocks refclk_clk]

set_false_path -de [get_clocks {*|alt_pma_0|alt_pma_sv_inst|sv_xcvr_generic_inst|channel_tx[0].duplex_pcs|ch[0].rx_pcs|clocktopld}] -para [get_clocks mgmt_clk_clk]

Os caminhos de sincronização no domínio mgmt_clk_clk, no código a seguir, não são caminhos falsos; no entanto, você pode ignorar esses erros ou outros erros que estão dentro do núcleo IP XAUI suave.

1. From Node top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|chnl_addr_reg[7]

; Para nó; top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|analog_reconfig_readdata[2] ;

2. Do nó; top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|chnl_addr_reg[7] ;

; Para nó; top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|analog_reconfig_readdata[3] ;

Por fim, a implementação de IP suave do PHY XAUI pode mostrar violações de tempo de espera que também podem ser ignoradas com segurança.

Nenhuma solução alternativa é necessária.