Problema crítico
Descrição
A predefinição de PHY nativo do DisplayPort TX para taxa de dados HBR não está alinhada com a Configurações de exemplo de design DisplayPort. A predefinição de PHY nativa configura o TX local fator de divisão do clock para 2, mas nas configurações do exemplo de projeto, o clock esperado fator de divisão é 1. Este problema faz com que o DisplayPort transmita os dados seriais na taxa de clock errada.
Resolução
Para resolver este problema, altere o fator de divisão local de clock local do PHY TX nativo de 2 a 1.
Este problema é corrigido na versão 15.1 da atualização 2 do núcleo IP DisplayPort.