Por que a opção de pinos de abertura automática não® faz efeito no Intel Agilex 7 FPGA hard processor System (HPS)?

Quando você definir a opção De pinos automáticos de drenagem aberta para Intel Agilex® E/S do processador rígido (HPS) de 7 FPGA no Editor de Atribuição, a atribuição não afetará a E/S atribuída. Isso se deve ao Intel Agilex 7 FPGA HPS atualmente não suporta o controle da configuração de drenagem aberta para o editor de E/S através de Atribuição.

Para habilitar a configuração de drenagem aberta para Intel Agilex 7 FPGA HPS, você precisa alterar os parâmetros durante a instauração do HPS RTL e a configuração de drenagem aberta precisa ser estabelecida no HPS IP. As etapas de solução alternativa para habilitar a configuração de drenagem aberta na E/S HPS são as seguintes:

1. Gere o HPS IP.
2. Localize o *_interface_generator*.sv que foi criado. O local típico está no diretório /*/ip///intel_agilex_interface_generator_/agilex_hps_intel_agilex_interface_generator__.sv.
3. Localize a tennm_io_obuf relacionada à E/S que você deseja modificar (Todos os E/S têm um obuf e ibuf - apenas o obuf precisa ser modificado).
4. Adicione as configurações dos parâmetros .open_drain_output("true") à instância.
5. Execute uma recomputação completa em seu design.

O seguinte mostra um exemplo do que você verá no arquivo .sv (a parte em negrito é o que você teria que adicionar):

fio [0:0] gpio1_io4_out;

tennm_io_obuf #(.open_drain_output("true")) hps_gpio1_io4_obuf(

.i (gpio1_io4_out),

.o (gpio1_io4),

.oe(1'b1)

);

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.3.