Descrição
A especificação nas tabelas abaixo mostra o atraso total de propagação externa (TEXT_DELAY) com respectiva frequência de clock serial ativo (AS) em Intel® Stratix® 10 e todos os dispositivos Intel Agilex®.
Quando o oscilador interno é usado como fonte do clock de configuração:
| AS CLK Freq (MHz) | TEXT_DELAY min (ns) | TEXT_DELAY máximo (ns) |
|---|---|---|
| 25 | 0 | 24 |
| 58 | 0 | 20 |
| 77 | 0 | 20 |
| 115 | 0 | 20 |
Quando OSC_CLK_1 usado como fonte do clock de configuração:
| AS CLK Freq (MHz) | TEXT_DELAY min (ns) | TEXT_DELAY máximo (ns) |
|---|---|---|
| 25 | 0 | 24 |
| 50 | 0 | 24 |
| 71.5 | 0 | 35 |
| 100 | 0 | 24 |
| 108 | 0 | 22 |
| 125 | 0 | 18 |
| 133 | 0 | 15 |
Nota: os dados indicados nas tabelas acima são preliminares, pendentes de caracterização do silício.
Resolução
O Intel® Stratix® do usuário de configuração 10 e o guia do usuário de configuração® Intel Agilex são atualizados a partir do software Intel® Quartus® Prime Pro Edition versão 20.3.