ID do artigo: 000075043 Tipo de conteúdo: Solução de problemas Última revisão: 09/03/2020

Por que as minhas atribuições da cadeia de atraso de entrada não são refletidas corretamente no Analisador de sincronização ao usar dispositivos Intel® Arria® 10 e Intel® Cyclone® 10 GX?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Componente genérico
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Para garantir que as configurações da cadeia de atraso de entrada atribuídas pelo usuário para E/S sejam refletidas no analisador de sincronização, siga essas etapas na seção Resolução.

    Resolução

    Habilite o registro de entrada rápida para os respectivos pinos nos dispositivos Intel® Arria® 10 e Intel® Cyclone® 10 GX.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC
    FPGA Intel® Cyclone® 10 GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.