ID do artigo: 000075045 Tipo de conteúdo: Documentação e informações do produto Última revisão: 06/03/2020

Como é calculada a contagem de pares LVDS publicada na visão geral Intel® Cyclone® 10 LP?

Ambiente

    Intel® Quartus® Prime Standard Edition
    Componente genérico
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao fazer referência à visão geral do dispositivo Intel® Cyclone® 10 LP, note que o par LVDS só é contado como um par se houver um p e n dos pinos.

Se houver apenas p, mas não n, não é considerado um par LVDS. Além disso, os pinos DIFFCLK no pinout também são considerados um par. Portanto, os pares LVDS são contados pelos pares DIFFIO e DIFFCLK.

 

 

 

Resolução

Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA de baixo consumo Intel® Cyclone® 10

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.