Problema crítico
Quando você regenera o loop Altera® de E/S bloqueado por fase (Altera IOPLL) Núcleo IP no software Quartus® Prime versão 15.1, o nome de um PLL na netlist pode mudar. Como resultado, o O software Quartus Prime pode ignorar qualquer Arquivo de configurações Quartus Prime (QSF) restrições de design de sinopse (SDC) contendo a modificação Nome PLL.
Por exemplo, o nome do PLL pode mudar de
u0|iopll_0|altera_pll_i|general[0].gpll~IOPLL
Para
u0|iopll_0|altera_pll_i|twentynm_pll|iopll_inst
Se o seu projeto contiver quaisquer atribuições de QSF ou restrições de SDC que visam o PLL de E/S nós, verifique os nomes das PLLs e faça quaisquer atualizações necessárias.
No editor Altera de parâmetros IOPLL IP, certifique-se de que você preencha o Clock
Nome do campo para o clock de saída. O problema da alteração de nome PLL não
afetar os nomes de clock SDC produzidos por derive_pll_clocks , desde que o
O campo Nome do clock não está em branco.
Altera recomenda verificar os nomes do clock para garantir que eles permaneçam consistentes ao migrar seu design para o software Quartus Prime versão 15.1.