ID do artigo: 000075085 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Os multiplicadores simulam incorretamente quando eu destino blocos DSP no software Quartus II versão 2.1 SP2 e anterior?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, nas versões do software Quartus® II anteriores à versão 2.2, há um problema conhecido que afeta a simulação de multiplicadores quando eles são implementados em blocos DSP.

O problema é corrigido no início com o software Quartus II versão 2.2.

As seguintes configurações são afetadas na versão 2.1 SP1 e anterior:

  • Multiplicações de sinais mistos de 19 bits e mais
  • Multiplicações de sinal dinâmico de 19 bits e maior
  • Multiplicações assinadas superiores a 36 bits

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix®

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.