ID do artigo: 000075100 Tipo de conteúdo: Solução de problemas Última revisão: 04/07/2019

Por que o relatório de compilação no Software Quartus® Prime Pro Edition não mostra o PLL Freq Min Lock e o PLL Freq Max Lock?

Ambiente

    Intel® Quartus® Prime Pro Edition
    IOPLL Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No Software Quartus® Prime Pro Edition, os relatórios PLL Freq Min Lock, PLL Freq Max Lock para IOPLL e PLL fracionário (fPLL) são removidos do relatório de compilação para a seguinte família de dispositivos:

  • FPGA Agilex™
  • Stratix® 10 FPGA
  • Arria® 10 FPGA
  • Cyclone® 10 GX FPGA
Resolução

Este problema é corrigido no software Quartus® Prime Pro Edition

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Intel® Cyclone® 10 GX
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.