ID do artigo: 000075119 Tipo de conteúdo: Mensagens de erro Última revisão: 16/07/2013

Erro: Erro de HDL verilog em altera_irq_clock_crosser.sv(21): o módulo "altera_irq_clock_crosser" não pode ser declarado mais de uma vez Arquivo: <directory path="">Linha /altera_irq_clock_crosser.sv: 21</directory>

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 12.1, você pode ver este erro durante a geração de sistemas Qsys que utilizam a lógica do crosser do clock IRQ.

Resolução

Para resolver este problema, siga as etapas abaixo:

  1. Abra o arquivo altera_irq_clock_crosser_hw.tcl localizado no diretório de instalação quartus II em um editor de texto:
    < diretório de instalação doQuartus II>\ip\altera\merlin\altera_irq_clock_crosser
  2. Remova a linha: "set_module_property SIMULATION_MODEL_IN_VERILOG verdadeira"
  3. Adicione a linha: "add_file altera_irq_clock_crosser.sv {SÍNTESE SIMULATION}"
  4. Salve o arquivo e gere o sistema Qsys

Este problema é corrigido para o software Quartus II versão 13.0 e posterior.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.