ID do artigo: 000075135 Tipo de conteúdo: Solução de problemas Última revisão: 12/09/2012

Por que meu link Stratix V PCI Express Gen1/2 não pode ser treiná-lo corretamente?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido às configurações PMA não ideais para designs Gen1 e Gen2 no núcleo HARD IP do PCI Express® Stratix® V, você pode ter um problema com o seu link PCI Express falhando em treinar corretamente para o estado L0, e em vez disso, pode observar que o LTSSM alterna entre 0,1,2,2,4,0,1,2,4....

Resolução

Este problema foi corrigido no software Quartus® II versão 12.0 DP2 e posterior.  Consulte o seguinte link para obter instruções para instalar o Patch do Dispositivo (DP):

http://www.altera.com/support/kdb/solutions/rd06202012_726.html

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Stratix® V GX
FPGA Stratix® V GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.