Problema crítico
Quando você usa o NativeLink para executar simulações de EDA RTL para Arquivo de alto nível Verilog, a simulação falha e exibe o seguinte mensagem de erro:
#**Error: (vlog-7) Failed to open design unit file “test.vo” in
read mode. # No such file or directory. (errno= ENOENT)
Na página De simulação, em configurações do EDA Netlist Writer, formato definido para netlist de saída em VHDL. Em seguida, substitua os seguintes códigos do arquivo .v gerado para um código de linha única antes de executar a simulação do NativeLink.
Remova as seguintes linhas:
//IPFS_FILES:test.voRELATED_FILES:stratix_components.vhd,altera_avalon_sc_fifo.v,auk_dspip_avalon_streaming_controller_hpfir.vhd,auk_dspip_avalon_streaming_source_hpfir.vhd,auk_dspip_math_pkg_hpfir.vhd,auk_dspip_lib_pkg_hpfir.vhd,test_ast.vhd,test.v.v
Adicione a seguinte linha:
//IPSF_FILES:NONE
Este problema será corrigido em versões futuras do compilador FIR Função DO MEGACore II.