ID do artigo: 000075144 Tipo de conteúdo: Solução de problemas Última revisão: 30/06/2014

Arria V e Cyclone V os designs HPS podem não ser compilados com NC-Sim

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Este problema afeta as interfaces Arria V e Cyclone V HPS.

    O simulador NC-Sim exige que cada arquivo contenha uma hora diretiva de escala. Alguns dos arquivos Altera Verilog ou System Verilog para simulação de HPS pode estar faltando a escala de tempo necessária.

    Resolução

    A solução alternativa para este problema é adicionar o seguinte a qualquer arquivos que estão faltando a diretiva de escala de tempo:

    timescale 1 ps / 1 ps

    Este problema será corrigido em uma versão futura.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Arria® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.