ID do artigo: 000075146 Tipo de conteúdo: Documentação e informações do produto Última revisão: 16/10/2015

Como o parâmetro de largura de banda PLL fracionada pode ser definido como "alto" na calculadora de reconfiguração PLL para dispositivos Stratix® V, Arria® V ou Cyclone® V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Na calculadora de reconfiguração de loop bloqueado por fase (PLL) para dispositivos Stratix® V, Arria® V ou Cyclone® V, a configuração de largura de banda PLL fracionada é fixa como "baixa". Não é possível modificar a configuração da largura de banda na calculadora, porque a especificação de jitter na ficha técnica cobre apenas PLLs fracionais com baixa largura de banda.

Resolução

Se você precisar reconfigurar sua configuração de largura de banda PLL fracionada para "alta", invoque o editor de parâmetros PLL Intel FPGA IP e insira as configurações de largura de banda juntamente com as configurações de contador necessárias. Gere um arquivo MIF e procure as configurações de bits neste arquivo MIF.

Produtos relacionados

Este artigo aplica-se a 14 produtos

FPGA Stratix® V GX
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA Cyclone® V GT

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.