ID do artigo: 000075150 Tipo de conteúdo: Mensagens de erro Última revisão: 11/04/2016

Erro (175020): restrição ilegal de PLL fracionada para a região (0, 98) a (0, 105): não há locais válidos na região

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Você pode ver o erro de ajuste quartus® II acima se um PLL fracionário Stratix® V no "modo de operação = direto" for conduzido pelo tx_clkout de um canal de transceptor localizado no trítrito inferior de um banco transceptor. Este é um problema conhecido com o software Quartus II que habilita incorretamente "Modo de operação = normal" no PLL fracionado.
Resolução

Defina manualmente o modo de operação de PLL fracionada para direcionar através de uma atribuição de QSF. O seguinte é um exemplo da atribuição QSF:

set_instance_assignment -name PLL_COMPENSATION_MODE DIRECT -para "pcie_pll:inst1|pcie_pll_0002:pcie_pll_inst|altera_pll:altera_pll_i|general[0].gpll"

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.