O software Quartus® II versão 7.1 SP1 ou 7.2 pode gerar esta mensagem incorretamente quando você executar a análise de atribuição de E/S ou usar o recurso Verificação de E/S ao vivo, se você tiver atribuído uma entrada de clock diferencial a um banco de E/S da coluna de um dispositivo Stratix® III.
Em Stratix III, qualquer entrada de clock diferencial em um banco de E/S da coluna é independente da tensão vcCIO; a fonte de alimentação para o buffer de entrada do clock diferencial é VCC_CLKIN. Como exemplo, você pode atribuir uma entrada de clock LVDS a um banco de E/S, independentemente das configurações de VCCIO nesse banco.
Há patches disponíveis para corrigir este problema. Usar mySupport para solicitar o patch número 1.32 para o software Quartus II versão 7.1 SP1 no Windows ou Linux, ou o patch número 0.11 para o software Quartus II versão 7.2 no Windows. Esta mensagem incorreta também será corrigida em uma versão futura do software Quartus II.