ID do artigo: 000075166 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o sinal nítido síncrono no registro de E/S não é usado pelo software Quartus II?

Ambiente

  • E/S
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O elemento de E/S (IOE) se registra na série Stratix® e Cyclone® de dispositivos inclui um sinal de limpeza síncrona (sclr), mas não há opção no software Quartus® II para usar este sinal de sclr. Por exemplo, quando você aplica a opção De registro de saída rápida a um registro de saída, o software Quartus II coloca este registro na IOE, mas o sinal de sclr do registro de IOE não é usado.  O software Quartus II usa um elemento lógico (LE) para implementar a funcionalidade de limpeza síncrona com um and-gate no sinal claro e sinal de dados.

    Para aproveitar o sinal claro síncrono, insinue um DFFEAS primitivo em seu design e conecte o sinal de sclr adequadamente, conforme mostrado no exemplo a seguir:

    module dff_with_sclr_packable_in_io (input d, clk, sclr, output q);
       dffeas my_packable_dff (.d(d), .clk(clk), .sclr(sclr), .q(q));
    endmodule

    Por padrão, este registro é colocado no núcleo do dispositivo, mas se você aplicar uma atribuição de Registro de entrada rápida ou registro de saída rápida, o registro é embalado no elemento E/S e usa o hardware dedicado sclr.

    Para obter mais informações sobre primitivos de baixo nível, como DFFEAS, consulte o Guia do usuário designing with low-level Primitives (PDF).

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix®

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.