ID do artigo: 000075181 Tipo de conteúdo: Mensagens de erro Última revisão: 20/03/2014

Erro interno: subsistema: HSSI, Arquivo: /quartus/periph/hssi/hssi_logical_physical_mapping.cpp, linha: 562

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 13.1 e anterior, você pode ver este erro se o seu design Arria® V incluir Altera® Serial Digital Interface (SDI) II Megacore® IP.

O erro ocorre quando Comutação dinâmica Tx PLL está habilitada e xcvr_refclk E xcvr_refclk_alt são impulsionados pela mesma fonte de clock.

Resolução

Para resolver este problema, certifique-se de que xcvr_refclk E xcvr_refclk_alt são impulsionados por diferentes fontes.

As versões futuras do software Quartus II são programadas para suportar xcvr_refclk E xcvr_refclk_alt sendo impulsionados pela mesma fonte.

 

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.