ID do artigo: 000075182 Tipo de conteúdo: Solução de problemas Última revisão: 17/10/2011

Os grupos SERDES LVDS usam o mesmo padrão de E/S e todos os pinos de dados que se conectam a canais SERDES LVDS devem usar um padrão de E/S diferencial para Stratix V

Ambiente

  • Intel® Quartus® II Subscription Edition
  • E/S
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Em projetos que usam LVDS, todos os grupos LVDS SERDES usam o mesmo Padrão de E/S e todos os pinos de dados conectados a canais serdes LVDS deve usar um padrão de E/S diferencial.

    Resolução

    Certifique-se de que todos os grupos SERDES LVDS usam o mesmo padrão de E/S e que todos os pinos de dados conectados a canais SERDES LVDS usam um padrão de E/S diferencial.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® V

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.