ID do artigo: 000075203 Tipo de conteúdo: Solução de problemas Última revisão: 15/10/2012

O DCLK é um pino de dois propósitos em Stratix dispositivos V, Arria V e Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não, DCLK não é um pino de uso duplo nas familes de dispositivos Stratix® V, Arria® V e Cyclone® V, portanto, não é possível atribuir manualmente um sinal de usuário a este pino no software de design Quartus® II.

 
No entanto, se usar a megafunção de ALTASMI_PARALLEL ou o componente controlador EPCS em QSys, o DCLK estará acessível por essas funções no modo de usuário, para facilitar o acesso a um dispositivo EPCS ou EPCQ.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Arria® V GT
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.