Os padrões LVTTL de 3,3 V e LVCMOS de 3,3 V suportam o VCCIO conectado a 3,3 V, 3,0 V ou 2,5 V para operação de entrada em famílias de dispositivos Arria® V e Stratix® V.
Nas versões 11.0 e 11.1 do software Quartus® II, atribuir um pino com um padrão que exige que o VCCIO seja conectado a 2,5 V (como saída de 2,5 V) e uma entrada LVCMOS/LVTTL de 3,3 V levará a um erro de ajuste.
Faça uma atribuição padrão de E/S de 2,5 V para entradas que exigem os padrões LVCMOS/LVTTL de 3,3 V.
As especificações de entrada padrão de 2,5 V são as mesmas das especificações de 3,3 V, exceto que Vil é 0,7 V em vez de 0,8 V. Consulte as seguintes fichas técnicas do dispositivo para obter mais informações sobre os limites de tensão de entrada:
- Características dc e de comutação para dispositivos Stratix V (PDF)
- Ficha técnica do dispositivo para dispositivos Arria V (PDF)
Este problema será corrigido em uma versão futura do software Quartus II.