ID do artigo: 000075210 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que não consigo atribuir uma entrada de 3,3 V a um banco com VCCIO conectado a 2,5 V

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Os padrões LVTTL de 3,3 V e LVCMOS de 3,3 V suportam o VCCIO conectado a 3,3 V, 3,0 V ou 2,5 V para operação de entrada em famílias de dispositivos Arria® V e Stratix® V.

    Nas versões 11.0 e 11.1 do software Quartus® II, atribuir um pino com um padrão que exige que o VCCIO seja conectado a 2,5 V (como saída de 2,5 V) e uma entrada LVCMOS/LVTTL de 3,3 V levará a um erro de ajuste.

    Resolução

    Faça uma atribuição padrão de E/S de 2,5 V para entradas que exigem os padrões LVCMOS/LVTTL de 3,3 V.

    As especificações de entrada padrão de 2,5 V são as mesmas das especificações de 3,3 V, exceto que Vil é 0,7 V em vez de 0,8 V.  Consulte as seguintes fichas técnicas do dispositivo para obter mais informações sobre os limites de tensão de entrada:

    Este problema será corrigido em uma versão futura do software Quartus II.

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Stratix® V GS
    FPGA Arria® V GX
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V E

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.