Que sequência de reinicialização devo seguir para corrigir problemas de hardware de treinamento de link no meu design PCI Express Soft IP Gen2 x4 ou x8 em dispositivos Stratix IV GX/GT?

Se você estiver tendo problemas com treinamento de link ou down training em dispositivos Stratix® IV usando o compilador PCI Express no software Quartus II versão 9.1 e posterior, visando o software IP block (SIP) em Gen2 x4 ou x8, certifique-se de que o controlador de redefinição implemente a seguinte sequência. Consulte o diagrama abaixo:

Figura 1. Requisito de sequência de reinicialização PCI Express

Veja o tamanho completo

1. Afirme pll_powerdown para pll_powerdown duração (1) a (2)
2. Quando pll_locked afirma (3), desafirme tx_digitalreset (4)
3. Quando ocupado desafirma (5), desafirme rx_analogreset (6)
4. Aguarde 75us após se-asserting rx_analogreset (6), em seguida, desafirmar rx_digitalreset (7)
5. a desafirmação pipephydonestatus (8) indicará que o LTSSM_state está em transição para o estado detect.active (9)
6. a alteração do pipephystatus para o estado receiver.detected (10) impedirá a transição do LTSSM_state para o estado de votação (11)
7. Quando a LTSSM_state muda para a votação (11) afirmam rx_digitalreset (12)
8. Monitore os sinais rx_signaldetect[n-1:0] até que qualquer um deles afirme (13) e permaneça afirmado para 3ms (14)
9. Quando qualquer rx_signaldetect sinal de rx_signaldetect permanecer afirmado para 3ms (14), desafirme rx_digitalreset (15)

A sequência de reinicialização do modo de função PCI Express (PIPE) está concluída.