ID do artigo: 000075260 Tipo de conteúdo: Solução de problemas Última revisão: 30/06/2013

Por que meus valores de cadeia de atraso não são anotados corretamente?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 12.1 e posterior, a anotação traseira das configurações da cadeia de atraso não funciona corretamente. Este problema afeta os projetos que Stratix® dispositivos V, Arria® V e Cyclone® V.

Resolução

Para resolver este problema, renote as configurações da cadeia de atraso usando um script Tcl, como o abaixo. Este script Tcl usa as configurações da cadeia de atraso D5 como exemplo.

load_package chip_planner
project_open
read_netlist
set nodes [get_nodes -type io]

foreach_in_collection node {
    set name [get_node_info -info name -node ]
    set d5 [get_node_info -info "D5 Delay Chain" -node ]
   
    if { != 0 } {
        set_instance_assignment -name T9_DELAY -to
    }
}
project_close

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.