ID do artigo: 000075266 Tipo de conteúdo: Mensagens de erro Última revisão: 02/09/2012

Aviso crítico: não foi possível encontrar pino de tipo cmd_pins do padrão Não foi possível encontrar clock PLL para pinos

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você poderá ver os avisos críticos no estágio de ajuste, se você implementar mais de um controlador DDR3 UniPHY baseado em NÚCLEOS IP no software Quartus® II versão 10.0 como mestre e escravo.

Você também pode ver outro aviso crítico

Aviso crítico: falha ao encontrar o clock PLL para pinos...

Para remover os avisos críticos, implemente as seguintes etapas:

1. Conecte o sinal "pll_dqs_ena_clk" ao Núcleo IP uniphy escravo.

2. Certifique-se de que você conectou "mem_cs_n" a E/S de alto nível.

3. Os arquivos QIP das interfaces mestras devem aparecer antes dos escravos no QSF do projeto.

Este problema foi corrigido no software Quartus II versão 10.1 e posterior.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® IV GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.