ID do artigo: 000075272 Tipo de conteúdo: Product Information & Documentation Última revisão: 29/01/2014

Como definir o PHY Ethernet Marvel 88E111 no kit de desenvolvimento Stratix IV E FPGA em modo GMII?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A configuração padrão de hardware do kit de desenvolvimento Stratix® IV E FPGA está definida incorretamente no modo Serial Gigabit Media Independent Interface (SGMII). O PHY Ethernet Marvel 88E111 interfaces do dispositivo Stratix IV GX com Gigabit Media Independent Interface (GMII), sobregrava as configurações da interface 88E1111 usando o registro de E/S de gerenciamento de dados (MDIO) do dispositivo PHY.

Resolução

Para definir o modo de interface 88E1111 para GMII, siga o procedimento abaixo.

Escreva 0xF para HWCFG_MODE (Registrar 27, bit[3:0])
Gravar 0x0 para o controle de tempo de recepção do RGMII (Registrar 20, bit[7])
Controle de sincronização de transmissão de gravação 0x0 RGMII (Registrar 20, bit[1])
Gravar 0x1 para redefinir (Registrar 0, bit[15] , bit de limpeza automática)

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® IV E

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.