ID do artigo: 000075276 Tipo de conteúdo: Solução de problemas Última revisão: 18/05/2013

Frequência do coreclkout relatado incorretamente para Stratix V Hard IP para PCI Express IP Core quando o PLL ATX é usado

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    A frequência é coreclkout relatada incorretamente para o Stratix V Hard IP para PCI Express IP Core quando o ATX PLL é usado em dispositivos ES Gen1 e Gen2. Para as variantes gen2 ES, a frequência que os relatórios de software Quartus II são coreclkout metade da frequência real. Para as variantes ES da Geração 1, a frequência que os relatórios de software Quartus II para coreclkout são de um quarto a frequência real

    Resolução

    Este problema é corrigido na versão 12.1 do Stratix V Hard IP para PCI Express IP Core.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® V

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.