ID do artigo: 000075280 Tipo de conteúdo: Mensagens de erro Última revisão: 17/08/2010

Aviso: sobreposição do clock existente: <clock name=""></clock>

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Esse comportamento pode ser visto no software Quartus® II versão 10.0 quando o seu design tem uma das duas funções do MegaCore® a seguir:

  • Controlador SRAM QDR II e QDR II com UniPHY v10.0
  • Controlador RLDRAM II com UniPHY v10.0

Os avisos ocorrem porque todos os arquivos de restrição de design de sinopse do projeto (.sdc) são releiturados quando a tarefa DDR de relatório é executada no Analisador de tempo de sincronização do timequest.

Para resolver este problema, modifique o _report_timing.tcl com as seguintes etapas:

  1. Localize a seguinte linha:
    if { ![string match *GUI*DDR* [get_current_timequest_report_folder]] } {
  2. Substitua a linha com as seguintes duas linhas:
    set signoff_mode $::quartus(ipc_mode)
    if { ![string match *GUI*DDR* [get_current_timequest_report_folder]] && !} {

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.