ID do artigo: 000075311 Tipo de conteúdo: Solução de problemas Última revisão: 10/10/2013

O ajuste de controle de fase de clock avançado no HPS DDR3 funciona?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Você pode notar a configuração de controle de fase de clock avançada na guia Configurações do PHY de GUI HPS. Alterar o valor de fase não tem efeito na fase dos clocks de saída PLL.
Resolução O ajuste avançado da fase de controle do clock será removido em uma versão futura do Quartus® SOFTWARE II.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA SoC Cyclone® V SX
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.