ID do artigo: 000075322 Tipo de conteúdo: Solução de problemas Última revisão: 26/11/2012

Configuração JTAG inválida

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 12.0 SP2 e anterior, você pode ver este erro no Analisador lógico SignalTap™ II quando você usa um cabo USB-Blaster™ II com dispositivos Arria® V.

Resolução

Para resolver este problema, execute as seguintes etapas após a programação do Arquivo de objetos SRAM (.sof). Observe que o executável jtagconfig pode ser encontrado no diretório de instalação do software /quartus/bin ou no diretório de instalação de software /quartus/linux.

  1. Abra um prompt de comando
  2. Digite o comando a seguir
    jtagconfig
  3. Verifique qual número de cabo você está usando
  4. Digite o seguinte comando:
    jtagconfig --setparam JtagClock 16M
  5. Verifique a alteração digitando o seguinte comando:
    jtagconfig - -getparam JtagClock

Este problema foi corrigido a partir do software Quartus II versão 12.1.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V GT
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA Arria® V GX
FPGA Arria® V GZ

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.