ID do artigo: 000075356 Tipo de conteúdo: Mensagens de erro Última revisão: 22/11/2017

Erro(13224): erro verilog HDL ou VHDL em altera_pcie_s10_hptxs_tx.sv(<your line="" number="">): índice <your index=""> está fora do alcance [<your range="">] para endereço</your></your></your>

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 17.1 e anterior, você verá este erro com o Avalon®-MM Stratix® 10 Hard IP para PCI Express* se você fizer o seguinte:

  • Selecione "Habilitar a interface de Avalon-MM (HPTXS) de alto desempenho"
  • E selecione "Habilitar mapeamento (HPTXS)"
  • E selecione uma das duas primeiras opções
    • 1 página - 0 bits
    • 2 páginas - 1 bit
Resolução

Para resolver este problema, escolha uma das opções restantes de mapeamento de 8 páginas.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 17.1.1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.