ID do artigo: 000075365 Tipo de conteúdo: Solução de problemas Última revisão: 12/05/2017

Por que o HARD IP para PCI Express dl_up afirmado e transmite conjuntos ordenados TS1 incorretos quando no estado Desativado?

Ambiente

  • Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a problemas com o hard IP para o núcleo IP PCI Express* no Arria® 10, o núcleo não desafirmou o sinal dl_up enquanto estiver no estado LTSSM desativado.  Além disso, o núcleo não transmite os conjuntos eIOS/ociosos elétricos esperados ao entrar no estado desabilitado.

    Resolução

    Você deve qualificar dl_up com o estado desativado do LTSSM e ignorar dl_up no estado desabilitado (ou seja, considerar dl_up ser desasserificado enquanto estiver no estado desabilitado).

    Não há nenhuma solução para os conjuntos de pedidos incorretos. Esse comportamento pode fazer com que o parceiro de link saia do estado desabilitado e retorne ao estado detectar.

    Esses problemas não estão programados para serem corrigidos em qualquer versão futura do software Quartus® Prime.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.