ID do artigo: 000075367 Tipo de conteúdo: Solução de problemas Última revisão: 22/01/2018

Por que o tempo de falha do modo de registro dinâmico gerado pelo modo de registro 10GBASE-R da Ethernet de baixa latência no Intel® Arria® 10?

Ambiente

    Intel® Quartus® Prime Pro Edition
    MAC Ethernet de baixa latência de 10G Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema na versão 17.0 do software Prime Intel® Quartus®, a Ethernet de baixa latência 10G mac's gerada dinamicamente pelo modo de registro 10GBASE-R exemplo de tempo de falha do mihgt quando a coleta de estatísticas é habilitada.

Resolução

Para resolver este problema, adicione a seguinte restrição de sdc no arquivo altera_eth_top.sdc :

se {$::quartus (nameofexecutable) == "quartus_fit"} {

set_clock_uncertainty -de dut_inst|wrapper_inst|baser_inst|xcvr_native_a10_0|rx_pma_clk -para dut_inst|wrapper_inst|baser_inst|xcvr_native_a10_0|rx_clkout -hold -add -100ps

}

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 18.0.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.