ID do artigo: 000075368 Tipo de conteúdo: Solução de problemas Última revisão: 28/03/2017

Há algum problema na variante VHDL dos dispositivos 1G/2,5G/5G/10G Ethernet PHY IP Core multi-rate para dispositivos Arria V ou Arria 10?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Ethernet multitaxa PHY 1G 2.5G 5G 10G Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Sim, se você instautar o núcleo IP Ethernet Ethernet PHY Ethernet de 1G/2,5 G/5G/10G para Arria® V ou Arria® 10 dispositivos dentro de um VHDL gerar um bloco, há um problema de arquivo de restrições de sincronização (.sdc).

    As restrições de sincronização fornecidas pelo Núcleo ip são inválidas e a análise de temporagem adequada não será realizada.

     

    Resolução

    Para resolver este problema, não use um bloco de geração de VHDL para instautar o Núcleo IP.

    Este problema está programado para ser corrigido em uma versão futura do Intel® Quartus® Prime Software.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC
    FPGAs Arria® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.