ID do artigo: 000075373 Tipo de conteúdo: Solução de problemas Última revisão: 20/12/2017

Por que a simulação do Stratix 10 JESD204B IP Example Design falha ao usar o ModelSim SE versão 10.5c?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • JESD204B Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    A simulação do design de exemplo Intel® Stratix® 10 JESD204B gerada no software Intel® Quartus® Prime versão 17.1.1 ou anterior pode falhar ao simular em uma resolução de 1ps usando o ModelSim SE versão 10.5c.

    Resolução

    Para resolver este problema, remova a resolução de 1ps da linha de comando vsim removendo '-t ps' do comando vsim no arquivo modelsim do msim_setup.tcl.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.