ID do artigo: 000075374 Tipo de conteúdo: Solução de problemas Última revisão: 22/09/2017

Por que o produto Intel FPGA VIP Suite Deinterlacer II IP tem má qualidade de desinterlacação?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Desentrelaçador II (passagem HDR para 4K) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema com o Quartus® Prime v16.1 do VIP Suite Deinterlacer II IP, ao usar o algoritmo de detecção e correção de cadência de vídeo sobre firme, você pode experimentar uma má qualidade de desinterlacação e isso é devido a um problema f0/f1 trocado.

Resolução

A solução alternativa em v16.1 é criar um bloco personalizado antes do desinterlacer II IP para alternar o bit 2 do nibble entrelaçado de pacotes de controle de vídeo Avalon-ST. Este problema é corrigido a partir do Quartus® Prime v17.0.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.