ID do artigo: 000075376 Tipo de conteúdo: Solução de problemas Última revisão: 18/10/2017

Por que o canal porta de exibição leva muito tempo para um treinamento de link bem-sucedido?

Ambiente

    Intel® Quartus® Prime Pro Edition
    DisplayPort* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com o núcleo PHY IP nativo, os canais de porta de exibição levam muito tempo antes de vincular o treinamento com êxito.

Este problema é devido ao software Intel® Quartus® Prime aplicando configurações de PCS RX incorretas ao núcleo PHY IP nativo, causando alinhamento de palavras mal-sucedido.

Resolução

Um patch está disponível para corrigir este problema para os Intel® Quartus® Prime Pro e Standard versão 16.1.2.  Baixe e instale o Patch 2.29 no link abaixo.

Patch 2.29 para Linux: quartus-16.1.2-2.29-linux.run

Patch 2.29 para Windows:  quartus-16.1.2-2.29-windows.exe

Instruções de instalação: quartus-16.1.2-2.29-readme.txt

Este problema é corrigido a partir do software Quartus Prime versão 17.1.1 e posterior.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 SX SoC
FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.